TSMC: إنتاج تجريبي لمخاطر العمليات بتقنية 2 نانومتر في العام المقبل

في تقريرهم السنوي الذي تم إصداره حديثًا ، كشف رئيس TSMC Deyin Liu والرئيس التنفيذي Chieh-Jia Wei عن التقدم المتعلق بعملية 2nm.
وفقًا للرسالة الموجهة إلى المساهمين ، فقد قاموا بزيادة جهود البحث والتطوير في العام الماضي ، والعمل على التكنولوجيا ، وخاصة عملية 2nm ، حيث أنفقوا 5.47 مليار دولار على البحث والتطوير لتوسيع ريادتهم التكنولوجية وتمايزهم.
بالنسبة لعملية 2 نانومتر ، سيستخدم TSMC هيكل ترانزستور ذو صفيحة نانوية مع أداء محسّن وكفاءة في استخدام الطاقة. بالمقارنة مع عملية N3E ، فإن عملية 2nm ستزيد السرعة بنسبة 10٪ -15٪ بنفس استهلاك الطاقة أو تقلل من استهلاك الطاقة بنسبة 25٪ -30٪ بنفس السرعة لتلبية الطلب المتزايد على الحوسبة الموفرة للطاقة.
حاليًا ، يتقدم تطوير عملية 2 نانومتر كما هو مخطط له ، مع إنتاج تجريبي محفوف بالمخاطر في عام 2024 والإنتاج الضخم في عام 2025.